A fully integrated 23.2dBm P1dB CMOS power amplifier for the IEEE 802.11a with 29% PAE (Englisch)
- Neue Suche nach: Solar, H.
- Neue Suche nach: Berenguer, R.
- Neue Suche nach: de No, J.
- Neue Suche nach: Gurutzeaga, I.
- Neue Suche nach: Alvarado, U.
- Neue Suche nach: Legarda, J.
- Neue Suche nach: Solar, H.
- Neue Suche nach: Berenguer, R.
- Neue Suche nach: de No, J.
- Neue Suche nach: Gurutzeaga, I.
- Neue Suche nach: Alvarado, U.
- Neue Suche nach: Legarda, J.
In:
INTEGRATION -AMSTERDAM-
;
42
, 1
;
77-82
;
2009
-
ISSN:
- Aufsatz (Zeitschrift) / Print
-
Titel:A fully integrated 23.2dBm P1dB CMOS power amplifier for the IEEE 802.11a with 29% PAE
-
Beteiligte:Solar, H. ( Autor:in ) / Berenguer, R. ( Autor:in ) / de No, J. ( Autor:in ) / Gurutzeaga, I. ( Autor:in ) / Alvarado, U. ( Autor:in ) / Legarda, J. ( Autor:in )
-
Erschienen in:INTEGRATION -AMSTERDAM- ; 42, 1 ; 77-82
-
Verlag:
- Neue Suche nach: Elsevier Science B.V., Amsterdam.
-
Erscheinungsdatum:01.01.2009
-
Format / Umfang:6 pages
-
ISSN:
-
Medientyp:Aufsatz (Zeitschrift)
-
Format:Print
-
Sprache:Englisch
- Neue Suche nach: 519
- Weitere Informationen zu Dewey Decimal Classification
-
Klassifikation:
DDC: 519 -
Datenquelle:
© Metadata Copyright the British Library Board and other contributors. All rights reserved.
Inhaltsverzeichnis – Band 42, Ausgabe 1
Zeige alle Jahrgänge und Ausgaben
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
- 1
-
AMS/RF-CMOS circuit design for wireless transceiversCastro-López, R. / Rodríguez de Llera, D. / Ismail, M. / Fernández, F.V. et al. | 2008
- 3
-
Input match and load tank digital calibration of an inductively degenerated CMOS LNAWilson, James / Ismail, Mohammed et al. | 2008
- 10
-
ANTIGONE: Top-down creation of analog-to-digital converter architecturesMartens, E. / Gielen, G. et al. | 2008
- 24
-
A PLL-based synthesizer for tunable digital clock generation in a continuous-time Formula Not Shown A/D converterSegundo, J. / Quintanilla, L. / Arias, J. / Enriquez, L. / Hernandez, J. M. / Vicente, J. et al. | 2009
- 24
-
A PLL-based synthesizer for tunable digital clock generation in a continuous-time A/D converterSegundo, Jokin / Quintanilla, Luis / Arias, Jesús / Enríquez, Lourdes / Hernández, Jesús M. / Vicente, José et al. | 2008
- 24
-
A PLL-based synthesizer for tunable digital clock generation in a continuous-time Sigma Delta A/D converterSegundo, J. / Quintanilla, L. / Arias, J. / Enriquez, L. / Hernandez, J.M. / Vicente, J. et al. | 2009
- 34
-
Reconfigurable multi-mode sigma–delta modulator for 4G mobile terminalsSilva, Artur / Guilherme, Jorge / Horta, Nuno et al. | 2008
- 47
-
A mixed-signal demodulator for a low-complexity IR-UWB receiver: Methodology, simulation and designCrepaldi, Marco / Casu, Mario R. / Graziano, Mariagrazia / Zamboni, Maurizio et al. | 2008
- 61
-
Nyquist-criterion based design of a CT -ADC with a reduced number of comparatorsDe Maeye, Jeroen / Rombouts, Pieter / Weyten, Ludo et al. | 2008
- 61
-
Nyquist-criterion based design of a CT Formula Not Shown -ADC with a reduced number of comparatorsDe Maeye, J. / Rombouts, P. / Weyten, L. et al. | 2009
- 68
-
A low-power 2GHz data conversion using delta modulation for portable applicationNaderi, Ali / Sawan, Mohamad / Savaria, Yvon et al. | 2008
- 77
-
A fully integrated 23.2dBm P1dB CMOS power amplifier for the IEEE 802.11a with 29% PAESolar, Héctor / Berenguer, Roc / de No, Joaquín / Gurutzeaga, Iñaki / Alvarado, Unai / Legarda, Jon et al. | 2008
- 83
-
A 1-V RF-CMOS LNA design utilizing the technique of capacitive feedback matching networkShahroury, Fadi Riad / Wu, Chung-Yu et al. | 2008
- 89
-
Third-order nonlinearity vs. load impedance for CMOS low-noise amplifiersAspemyr, Lars / Sjöland, Henrik et al. | 2008
- 95
-
Predictive test strategy for CMOS RF mixersGarcia-Moreno, E. / Suenaga, K. / Picos, R. / Bota, S. / Roca, M. / Isern, E. et al. | 2008