Walshfunktionen für das Testen von Mixed-Signal Schaltungen (Deutsch)
- Neue Suche nach: Tcheglo, Aurelien
- Neue Suche nach: Gräb, Helmut
- Neue Suche nach: Sattler, Sebastian
- Neue Suche nach: Tcheglo, Aurelien
- Neue Suche nach: Gräb, Helmut
- Neue Suche nach: Sattler, Sebastian
In:
Zuverlässigkeit und Entwurf, GMM/GI/ITG-Fachtagung, 3
;
1-9
;
2009
-
ISBN:
-
ISSN:
- Aufsatz (Konferenz) / Datenträger
-
Titel:Walshfunktionen für das Testen von Mixed-Signal Schaltungen
-
Weitere Titelangaben:Testing of mixed-signal circuits using Walsh functions
-
Beteiligte:
-
Erschienen in:GMM-Fachbericht ; 61 ; 1-9
-
Verlag:
- Neue Suche nach: VDE-Verlag
-
Erscheinungsort:Berlin, Offenbach
-
Erscheinungsdatum:2009
-
Format / Umfang:9 Seiten, 10 Bilder, 5 Tabellen, 20 Quellen
-
ISBN:
-
ISSN:
-
Medientyp:Aufsatz (Konferenz)
-
Format:Datenträger
-
Sprache:Deutsch
-
Schlagwörter:
-
Datenquelle:
Inhaltsverzeichnis Konferenzband
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
-
Neue Teststrukturen zur Messung von Matching und Alterung an MOS-TransistorenMeister, Michael / Nuernbergk, Dirk et al. | 2009
-
Increasing Test Quality and Device Reliability by Test SimulationLu, Ping / Glaser, Daniel / Uygur, Guerkan / Weichslgartner, Susanne / Helmreich, Klaus / Lechner, Armin et al. | 2009
-
Optimales, skalierbares Ressourcenmanagement für modulare, gemischt analog-digitale TestsystemeUygur, Gürkan / Lu, Ping / Glaser, Daniel / Weichslgartner, Susanne / Helmreich, Klaus / Sattler, Sebastian / Lechner, Armin / Brenneke, Andreas et al. | 2009
-
Laser Scanner Lokalisierungsmethode für die schnelle Analyse von DRAM KomponentenVersen, Martin / Schramm, Achim / Schnepp, Jan / Hoch, Sascha / Vikas, Tapan / Diaconescu, Dorina et al. | 2009
-
Analyse und Optimierung von fehlertoleranten Eingebetteten Systemen mit gehärteten ProzessorenIzosimov, Viacheslav / Polian, Ilia / Pop, Paul / Eles, Petru / Peng, Zebo et al. | 2009
-
Basic design challenges for logical gates using non-standard technologies or circuit concept approachesAmar, Ahmed / Glauert, Wolfram H. et al. | 2009
-
Techniken zur nachweislich vollständigen Verifikation von komplexen Schaltungen – neue Ansätze und ErfahrungenFormann, Johannes / Kimmeskamp, Thorsten / Echtle, Klaus / Tappe, Dominik / Weinberger, Katharina / Bulach, Slava / Mittag, Maximilian et al. | 2009
-
Test in der ProduktentwicklungEngleitner, Sven et al. | 2009
-
Walshfunktionen für das Testen von Mixed-Signal SchaltungenTchegho, Aurelien / Gräb, Helmut / Sattler, Sebastian et al. | 2009
-
Alterungsanalyse digitaler Schaltungen auf GatterebeneLorenz, Dominik / Georgakos, Georg / Schlichtmann, Ulf et al. | 2009
-
Metric-Driven Validation and Verification of Software for Embedded SystemsWinterholer, Markus et al. | 2009
-
Statistische Parasitics-Extraktion und Crosstalk-NoiseHeinig, Andy / Sohrmann, Christoph et al. | 2009
-
Logisch-statistische Simulation mit Temperatur- und Spannungskartierung zur Vorhersage von Variations- und AlterungseffektenHelms, Domenik / Hylla, Kai, / Nebel, Wolfgang et al. | 2009
-
Robustheitsanalyse stark fehlersicherer Schaltungen mit SAT-basierter TestmustererzeugungHunger, Marc / Hellebrand, Sybille / Czutro, Alexander / Polian, Ilia / Becker, Bernd et al. | 2009
-
XP-SISR: Eingebaute Selbstdiagnose f ür Schaltungen mit PrüfpfadElm, Melanie / Wunderlich, Hans-Joachim et al. | 2009
-
Neue Herausforderungen an die Verdrahtungsvorhersage beim 3D-LayoutentwurfMeister, Tilo / Lienig, Jens et al. | 2009
-
Degradierbare Switches für fehlertolerante Networks-on-ChipKohler, Adan / Radetzki, Martin et al. | 2009
-
Verbesserung der Strahlentoleranz von FPGAs für Experimente der HochenergiephysikGebelein, Jano / Engel, Heiko / Kebschull, Udo et al. | 2009
-
Design for reliability of analog circuits in nanometer CMOS technologyGielen, Georges / Maricau, Elie / Wit, Pieter De et al. | 2009
-
Entwurfsmethodik für einen Multi-Design-Rule Via-TestchipKohlert, D. / Holmer, R. et al. | 2009
-
Automatische Generierung hierarchischer Platzierungsregeln für analoge integrierte SchaltungenEick, M. / Strasser, M. / Gräb, H. / Schlichtmann, U. et al. | 2009
-
Comparison of 4 Reliability Prediction Approaches for realistic failure rates of electronic parts required for Safety & Reliability AnalysisHoppe, Wolfgang / Schwederski, Patrick et al. | 2009
-
Anwendungsbezogene Analyse der Robustheit von Digitalen SchaltungenSülflow, André / Frehse, Stefan / Fey, Görschwin / Drechsler, Rolf et al. | 2009
-
Selbstreparatur durch Regularisierung von Logik-StrukturenKoal, T. / Scheit, D. / Vierhaus, H. T. et al. | 2009
-
Entwurfsregeln für integrierte SRAM Speicher zur Unterdrückung von Multi-Bit Fehlern in sub-100nm CMOS TechnologienGeorgakos, Georg / Borucki, Ludger / Gawlina, Yvonne et al. | 2009
-
Zero Defect: Anforderungen an Prozesse und IT-Systeme oder: Zuverlässigkeit durch Entwurf, notwendig aber nicht hinreichendMontino, Ralf et al. | 2009