A dual-slope phase frequency detector and charge pump architecture to achieve fast locking of phase-locked loop (Englisch)
- Neue Suche nach: Kuo-Hsing Cheng,
- Neue Suche nach: Wei-Bin Yang,
- Neue Suche nach: Cheng-Ming Ying,
- Neue Suche nach: Kuo-Hsing Cheng,
- Neue Suche nach: Wei-Bin Yang,
- Neue Suche nach: Cheng-Ming Ying,
In:
IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing
;
50
, 11
;
892-896
;
2003
- Aufsatz (Zeitschrift) / Elektronische Ressource
-
Titel:A dual-slope phase frequency detector and charge pump architecture to achieve fast locking of phase-locked loop
-
Beteiligte:
-
Erschienen in:
-
Verlag:
- Neue Suche nach: IEEE
-
Erscheinungsdatum:01.11.2003
-
Format / Umfang:403359 byte
-
ISSN:
-
DOI:
-
Medientyp:Aufsatz (Zeitschrift)
-
Format:Elektronische Ressource
-
Sprache:Englisch
-
Datenquelle:
Inhaltsverzeichnis – Band 50, Ausgabe 11
Zeige alle Jahrgänge und Ausgaben
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
- 773
-
Guest editorialPerrott, M.H. / Gu-Yeong Wei, et al. | 2003
- 775
-
Jitter transfer analysis of tracked oversampling techniques for multigigabit clock and data recoveryYoungdon Choi, / Deog-Kyoon Jeong, / Kim, W. et al. | 2003
- 784
-
On the analysis of /spl Delta//spl Sigma/ fractional-N frequency synthesizers for high-spectral purityBram De Muer, / Steyaert, M.S.J. et al. | 2003
- 794
-
Techniques for in-band phase noise reduction in Delta Sigma synthesizersRiley, T.A.D. / Filiol, N.M. / Du, Qinghong / Kostamovaara, J. et al. | 2003
- 794
-
Techniques for in-band phase noise reduction in /spl Delta//spl Sigma/ synthesizersRiley, T.A.D. / Filiol, N.M. / Qinghong Du, / Kostamovaara, J. et al. | 2003
- 804
-
A behavioral modeling approach to the design of a low jitter clock sourceManganaro, G. / Sung Ung Kwak, / SeongHwan Cho, / Pulincherry, A. et al. | 2003
- 815
-
Digitally controlled oscillator (DCO)-based architecture for RF frequency synthesis in a deep-submicrometer CMOS ProcessStaszewski, R.B. / Leipold, D. / Muhammad, K. / Balsara, P.T. et al. | 2003
- 829
-
Phase-noise cancellation design tradeoffs in delta-sigma fractional-N PLLsPamarti, S. / Galton, I. et al. | 2003
- 839
-
A fractional- N frequency synthesizer architecture utilizing a mismatch compensated PFD/DAC structure for reduced quantization-induced phase noiseMeninger, S.E. / Perrott, M.H. et al. | 2003
- 850
-
Analytical model and behavioral simulation approach for a /spl Sigma//spl Delta/ fractional-N synthesizer employing a sample-hold elementCassia, M. / Shah, P. / Bruun, E. et al. | 2003
- 860
-
Design of CMOS adaptive-bandwidth PLL/DLLs: a general approachJaeha Kim, / Horowitz, M.A. / Gu-Yeon Wei, et al. | 2003
- 870
-
Methodology for on-chip adaptive jitter minimization in phase-locked loopsMansuri, M. / Hadiashar, A. / Chih-Kong Ken Yang, et al. | 2003
- 879
-
Analysis of PLL clock jitter in high-speed serial linksHanumolu, P.K. / Casper, B. / Mooney, R. / Gu-Yeon Wei, / Un-Ku Moon, et al. | 2003
- 887
-
Just-in-time gain estimation of an RF digitally-controlled oscillator for digital direct frequency modulationStaszewski, R.B. / Leipold, D. / Balsara, P.T. et al. | 2003
- 892
-
A dual-slope phase frequency detector and charge pump architecture to achieve fast locking of phase-locked loopKuo-Hsing Cheng, / Wei-Bin Yang, / Cheng-Ming Ying, et al. | 2003
- 896
-
A false-lock-free clock/data recovery PLL for NRZ data using adaptive phase frequency detectorIdei, G. / Kunieda, H. et al. | 2003