On the Application of Formal Fault Localization to Automated RTL-to-TLM Fault Correspondence Analysis for Fast and Accurate VP-Based Error Effect Simulation: A Case Study (Englisch)
- Neue Suche nach: Herdt, Vladimir
- Neue Suche nach: Le, Hoang M.
- Neue Suche nach: Große, Daniel
- Neue Suche nach: Drechsler, Rolf
- Neue Suche nach: Herdt, Vladimir
- Neue Suche nach: Le, Hoang M.
- Neue Suche nach: Große, Daniel
- Neue Suche nach: Drechsler, Rolf
In:
Languages, Design Methods, and Tools for Electronic System Design
;
39-57
;
2017
- Aufsatz/Kapitel (Buch) / Elektronische Ressource
-
Titel:On the Application of Formal Fault Localization to Automated RTL-to-TLM Fault Correspondence Analysis for Fast and Accurate VP-Based Error Effect Simulation: A Case Study
-
Beteiligte:Herdt, Vladimir ( Autor:in ) / Le, Hoang M. ( Autor:in ) / Große, Daniel ( Autor:in ) / Drechsler, Rolf ( Autor:in )
-
Erschienen in:Lecture Notes in Electrical Engineering ; 454 ; 39-57
-
Verlag:
- Neue Suche nach: Springer International Publishing
-
Erscheinungsort:Cham
-
Erscheinungsdatum:11.11.2017
-
Format / Umfang:19 pages
-
ISBN:
-
ISSN:
-
DOI:
-
Medientyp:Aufsatz/Kapitel (Buch)
-
Format:Elektronische Ressource
-
Sprache:Englisch
-
Schlagwörter:Error effect simulation , Virtual prototype (VP) , SystemC , TLM , RTL , Fault localization , Formal analysis , SMT , Fault correspondence analysis , Symbolic simulation , SoCRocket , Intermediate verification language , IVL , IRQMP , Fault injection , Transient bit flip , ESL , High-level error model , Partial order reduction , Model checking
-
Datenquelle:
Inhaltsverzeichnis E-Book
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
- 1
-
Knowing Your AMS System’s Limits: System Acceptance Region Exploration by Using Automated Model Refinement and Accelerated SimulationGläser, Georg / Lee, Hyun-Sek Lukas / Olbrich, Markus / Barke, Erich et al. | 2017
- 15
-
Designing Reliable Cyber-Physical SystemsAleksandrowicz, Gadi / Arbel, Eli / Bloem, Roderick / ter Braak, Timon D. / Devadze, Sergei / Fey, Goerschwin / Jenihhin, Maksim / Jutman, Artur / Kerkhoff, Hans G. / Könighofer, Robert et al. | 2017
- 39
-
On the Application of Formal Fault Localization to Automated RTL-to-TLM Fault Correspondence Analysis for Fast and Accurate VP-Based Error Effect Simulation: A Case StudyHerdt, Vladimir / Le, Hoang M. / Große, Daniel / Drechsler, Rolf et al. | 2017
- 59
-
Error-Based Metric for Cross-Layer Cut DeterminationRafiev, A. / Xia, F. / Iliasov, A. / Gensh, R. / Aalsaud, A. / Romanovsky, A. / Yakovlev, A. et al. | 2017
- 83
-
Feature-Based State Space Coverage Metric for Analog Circuit VerificationFürtig, Andreas / Steinhorst, Sebastian / Hedrich, Lars et al. | 2017
- 103
-
Error-Free Near-Threshold Adiabatic CMOS Logic in the Presence of Process VariationLu, Yue / Kazmierski, Tom J. et al. | 2017