Fast Hierarchical Test Path Construction for Circuits with DFT-Free Controller-Datapath Interface (Englisch)
Nationallizenz
- Neue Suche nach: Makris, Yiorgos
- Neue Suche nach: Collins, Jamison
- Neue Suche nach: Orailoğlu, Alex
- Neue Suche nach: Makris, Yiorgos
- Neue Suche nach: Collins, Jamison
- Neue Suche nach: Orailoğlu, Alex
In:
Journal of Electronic Testing
;
18
, 1
;
29-42
;
2002
- Aufsatz (Zeitschrift) / Elektronische Ressource
-
Titel:Fast Hierarchical Test Path Construction for Circuits with DFT-Free Controller-Datapath Interface
-
Beteiligte:
-
Erschienen in:Journal of Electronic Testing ; 18, 1 ; 29-42
-
Verlag:
- Neue Suche nach: Kluwer Academic Publishers
-
Erscheinungsort:Boston
-
Erscheinungsdatum:01.02.2002
-
Format / Umfang:14 pages
-
ISSN:
-
DOI:
-
Medientyp:Aufsatz (Zeitschrift)
-
Format:Elektronische Ressource
-
Sprache:Englisch
-
Schlagwörter:
-
Datenquelle:
Inhaltsverzeichnis – Band 18, Ausgabe 1
Zeige alle Jahrgänge und Ausgaben
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
- 5
-
EditorialAgrawal, Vishwani D. et al. | 2002
- 7
-
Test Technology Technical Council Newsletter| 2002
- 13
-
ForewordKinoshita, Kozo et al. | 2002
- 15
-
Guest EditorialLee, Kuen-Jong / Su, Chau-Chin et al. | 2002
- 17
-
Test Generation for Crosstalk-Induced Faults: Framework and Computational ResultsChen, Wei-Yu / Gupta, Sandeep K. / Breuer, Melvin A. et al. | 2002
- 29
-
Fast Hierarchical Test Path Construction for Circuits with DFT-Free Controller-Datapath InterfaceMakris, Yiorgos / Collins, Jamison / Orailoğlu, Alex et al. | 2002
- 43
-
An Efficient Deterministic Test Pattern Generator for Scan-Based BIST EnvironmentWang, Wei-Lun / Lee, Kuen-Jong et al. | 2002
- 55
-
Sequential Circuits with Combinational Test Generation Complexity under Single-Fault AssumptionInoue, Michiko / Gizdarski, Emil / Fujiwara, Hideo et al. | 2002
- 63
-
State and Fault Information for Compaction-Based Test GenerationGiani, Ashish / Sheng, Shuo / Hsiao, Michael S. / Agrawal, Vishwani D. et al. | 2002
- 73
-
TA-PSV—Timing Analysis for Partially Specified VectorsChen, Liang-Chi / Gupta, Sandeep K. / Breuer, Melvin A. et al. | 2002
- 89
-
Analysis of Application of the IDDQ Technique to the Deep Sub-Micron VLSI TestingLu, Chih-Wen / Lee, Chung Len / Su, Chauchin / Chen, Jwu-E et al. | 2002