Register-Transfer Level Correspondence Analysis (Englisch)
- Neue Suche nach: Herdt, Vladimir
- Neue Suche nach: Große, Daniel
- Neue Suche nach: Drechsler, Rolf
- Neue Suche nach: Herdt, Vladimir
- Neue Suche nach: Große, Daniel
- Neue Suche nach: Drechsler, Rolf
In:
Enhanced Virtual Prototyping
: Featuring RISC-V Case Studies
;
Kapitel: 8
;
205-229
;
2020
- Aufsatz/Kapitel (Buch) / Elektronische Ressource
-
Titel:Register-Transfer Level Correspondence Analysis
-
Beteiligte:
-
Erschienen in:Enhanced Virtual Prototyping : Featuring RISC-V Case Studies ; Kapitel: 8 ; 205-229
-
Verlag:
- Neue Suche nach: Springer International Publishing
-
Erscheinungsort:Cham
-
Erscheinungsdatum:15.10.2020
-
Format / Umfang:25 pages
-
ISBN:
-
DOI:
-
Medientyp:Aufsatz/Kapitel (Buch)
-
Format:Elektronische Ressource
-
Sprache:Englisch
-
Schlagwörter:Virtual prototype (VP) , SystemC , Register-transfer level (RTL) , Transaction level modeling (TLM) , Correspondence analysis , Property checking , Property refinement , Fault correspondence , Fault injection , Fault localization , Symbolic simulation , Symbolic execution , Formal methods , Formal specification , Error effect simulation , Cross-level , Transactor , Co-simulation , Static analysis , Bit flip , SoCRocket , Symbolic error injection
-
Datenquelle:
Inhaltsverzeichnis E-Book
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
- 1
-
IntroductionHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 2
-
PreliminariesHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 3
-
An Open-Source RISC-V Evaluation PlatformHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 4
-
Formal Verification of SystemC-Based Designs using Symbolic SimulationHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 5
-
Coverage-Guided Testing for Scalable Virtual Prototype VerificationHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 6
-
Verification of Embedded Software Binaries using Virtual PrototypesHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 7
-
Validation of Firmware-Based Power Management using Virtual PrototypesHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 8
-
Register-Transfer Level Correspondence AnalysisHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020
- 9
-
ConclusionHerdt, Vladimir / Große, Daniel / Drechsler, Rolf et al. | 2020