Modellbasierte Erfassung von Optimierungsaktivitäten als Grundlage zur Systemoptimierung von Elektrik-/Elektronik-Architekturen (Deutsch)
- Neue Suche nach: Adler, Nico
- Neue Suche nach: Gebauer, Daniel
- Neue Suche nach: Reichmann, Clemens
- Neue Suche nach: Müller-Glaser, Klaus D.
- Neue Suche nach: Adler, Nico
- Neue Suche nach: Gebauer, Daniel
- Neue Suche nach: Reichmann, Clemens
- Neue Suche nach: Müller-Glaser, Klaus D.
In:
MBMV, Workshop Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, 14
;
163-172
;
2011
-
ISBN:
-
ISSN:
- Aufsatz (Konferenz) / Print
-
Titel:Modellbasierte Erfassung von Optimierungsaktivitäten als Grundlage zur Systemoptimierung von Elektrik-/Elektronik-Architekturen
-
Beteiligte:Adler, Nico ( Autor:in ) / Gebauer, Daniel ( Autor:in ) / Reichmann, Clemens ( Autor:in ) / Müller-Glaser, Klaus D. ( Autor:in )
-
Erschienen in:Berichte aus der Informatik ; 163-172
-
Verlag:
- Neue Suche nach: OFFIS
-
Erscheinungsort:Oldenburg
-
Erscheinungsdatum:2011
-
Format / Umfang:10 Seiten, 7 Bilder, 19 Quellen
-
ISBN:
-
ISSN:
-
Medientyp:Aufsatz (Konferenz)
-
Format:Print
-
Sprache:Deutsch
-
Schlagwörter:
-
Datenquelle:
Inhaltsverzeichnis Konferenzband
Die Inhaltsverzeichnisse werden automatisch erzeugt und basieren auf den im Index des TIB-Portals verfügbaren Einzelnachweisen der enthaltenen Beiträge. Die Anzeige der Inhaltsverzeichnisse kann daher unvollständig oder lückenhaft sein.
- 9
-
Fully symbolic model checking for timed automataMorbe, Georges / Scholl, Christoph et al. | 2011
- 19
-
SMT-based counterexample generation for Markov chainsBraitling, Bettina / Wimmer, Ralf / Becker, Bernd / Jansen, Nils / Abraham, Erika et al. | 2011
- 29
-
Symbolic model checking with isomorphism exploiting transition relationsAppold, Christian et al. | 2011
- 51
-
STABLE: A new QF-BV SMT solver for hard verification problems combining boolean reasoning with computer algebraPavlenko, Evgeny / Wedler, Markus / Stoffel, Dominik / Kunz, Wolfgang / Dreyer, Alexander / Seelisch, Frank / Greuel, Gert-Martin et al. | 2011
- 61
-
Formal hardware/software co-verification by interval property checking with abstractionNguyen, Minh D. / Wedler, Markus / Schmidt, Bernard / Stoffel, Dominik / Kunz, Wolfgang et al. | 2011
- 71
-
Synthesis of parallel sorting networks using SAT solversMorgenstern, Andreas / Schneider, Klaus et al. | 2011
- 81
-
Entwurfsmethodiken zur Echtzeitsimulation physikalisch motivierter Modelle auf FPGAs: Eine FallstudieKöllner, Christian / Yao, Hai / Müller-Glaser, Klaus D. et al. | 2011
- 123
-
Analyse von Gegenbeispielen bei Verifikation mit unvollständigen EigenschaftssätzenDornes, Tobias / Schweikert, Martin / Eveking, Hans et al. | 2011
- 133
-
BDD-based analysis of test cases for PLC-based railway interlocking systemsGießler, Andre / Ritter, Jörg / Molitar, Paul et al. | 2011
- 155
-
Untersuchung von Methoden zur Hardwarebeschleunigung eines FPGA-basierten Java-Systems mit Soft-IP ProzessorKuba, Matthias / Mansuroglu, Zekeriya et al. | 2011
- 163
-
Modellbasierte Erfassung von Optimierungsaktivitäten als Grundlage zur Systemoptimierung von Elektrik-/Elektronik-ArchitekturenAdler, Nico / Gebauer, Daniel / Reichmann, Clemens / Müller-Glaser, Klaus D. et al. | 2011
- 193
-
Determining minimum interconnect for reconfigurable hardware by analysis and verification of pi-calculus designSeffrin, Andre / Huss, Sorin A. et al. | 2011
- 219
-
Synchronisation eines SystemC Restbus-Simulators mit einem Hardware-In-the-Loop FlexRay NetzwerkDefo, Gilles Bertrand / Mueller, Wolfgang / Rommel, Heinrich et al. | 2011
- 229
-
System-level design for automotive mixed-signal ASICs: An industrial point of viewMauderer, Andreas / Oetjens, Jan-Hendrik / Rosenstiel, Wolfgang et al. | 2011