The present disclosure relates to a semiconductor structure and a method for forming same. The semiconductor structure comprises: a substrate; a stack structure, the stack structure comprising a plurality of storage layers arranged at intervals in a first direction, and each storage layer comprising a plurality of storage units arranged at intervals in a second direction; a plurality of signal lines arranged at intervals in the first direction, the signal lines extending in the second direction and being electrically connected to the plurality of storage units in each storage layer; a plurality of landing pads, the landing pads protruding from the signal lines in a third direction and being electrically connected to the signal lines, and two landing pads electrically connected to two adjacent signal lines being provided at an interval in the second direction; and a plurality of leads, the leads extending in the first direction, and the plurality of leads being respectively located on the plurality of landing pads. The present disclosure reduces the capacitive coupling effect between adjacent leads, while minimizing RC delay and maximizing capacitance density in the semiconductor structure.
La présente divulgation concerne une structure semi-conductrice et son procédé de formation. La structure semi-conductrice comprend : un substrat ; une structure d'empilement, la structure d'empilement comprenant une pluralité de couches de stockage agencées à des intervalles dans une première direction, et chaque couche de stockage comprenant une pluralité d'unités de stockage agencées à des intervalles dans une seconde direction ; une pluralité de lignes de signal agencées à des intervalles dans la première direction, les lignes de signal s'étendant dans la seconde direction et étant électriquement connectées à la pluralité d'unités de stockage dans chaque couche de stockage ; une pluralité de pastilles de connexion, les pastilles de connexion faisant saillie à partir des lignes de signal dans une troisième direction et étant électriquement connectées aux lignes de signal, et deux pastilles de connexion connectées électriquement à deux lignes de signal adjacentes étant disposées à un intervalle dans la seconde direction ; et une pluralité de fils, les fils s'étendant dans la première direction, et la pluralité de fils étant respectivement situés sur la pluralité de pastilles de connexion. La présente divulgation réduit l'effet de couplage capacitif entre des fils adjacents, tout en minimisant le retard RC et en maximisant la densité de capacité dans la structure semi-conductrice.
本公开涉及一种半导体结构及其形成方法。所述半导体结构包括:衬底;堆叠结构,堆叠结构包括沿第一方向间隔排布的多个存储层,存储层包括沿第二方向间隔排布的多个存储单元;多条信号线,沿第一方向间隔排布,信号线沿第二方向延伸且与存储层中的多个存储单元电连接;多个着陆垫,着陆垫沿第三方向凸出设置于信号线且与信号线电连接,与相邻的两条信号线电连接的两个着陆垫在第二方向上间隔设置;多条引线,引线沿第一方向延伸,且多条引线分别位于多个着陆垫上。本公开减小了相邻引线之间的电容耦合效应,实现半导体结构中RC延迟最小化和电容密度最大化。