A memory cell, a 3D memory and a preparation method therefor, and an electronic device, which relate to the technical field of semiconductors. The memory cell comprises a first transistor and a second transistor, which are arranged on a substrate (1). The first transistor comprises a first gate electrode (11), a first electrode (33), a second electrode (34) and a first semiconductor layer (6), which are arranged on the substrate. The second transistor comprises a third electrode (51), a fourth electrode (52), a second gate electrode (12) extending in a direction perpendicular to the substrate (1), and a second semiconductor layer (9) surrounding the sidewall of the second gate electrode (12), which are arranged on the substrate (1), wherein the second semiconductor layer (9) comprises a second source contact region (91) and a second drain contact region (92), which are arranged spaced apart from each other, and a channel between the second source contact region (91) and the second drain contact region (92) is a horizontal channel.
Cellule de mémoire, mémoire 3D et son procédé de préparation, et dispositif électronique, qui se rapportent au domaine technique des semi-conducteurs. La cellule de mémoire comprend un premier transistor et un second transistor, qui sont disposés sur un substrat (1). Le premier transistor comprend une première électrode de grille (11), une première électrode (33), une deuxième électrode (34) et une première couche semi-conductrice (6), qui sont disposées sur le substrat. Le second transistor comprend une troisième électrode (51), une quatrième électrode (52), une seconde électrode de grille (12) s'étendant dans une direction perpendiculaire au substrat (1), et une seconde couche semi-conductrice (9) entourant la paroi latérale de la seconde électrode de grille (12), qui sont disposées sur le substrat (1), la seconde couche semi-conductrice (9) comprenant une seconde région de contact de source (91) et une seconde région de contact de drain (92), qui sont agencées espacées l'une de l'autre, et un canal entre la seconde région de contact de source (91) et la seconde région de contact de drain (92) est un canal horizontal.
存储单元、3D存储器及其制备方法、电子设备,涉及半导体技术领域,所述存储单元包括:设置在衬底(1)上的第一晶体管和第二晶体管,第一晶体管包括设置在衬底上的第一栅极(11)、第一电极(33)、第二电极(34)、第一半导体层(6);第二晶体管包括设置在衬底(1)上的第三电极(51)、第四电极(52)、沿垂直于衬底(1)的方向延伸的第二栅极(12),以及,环绕所述第二栅极(12)侧壁的第二半导体层(9),所述第二半导体层(9)包括间隔设置的第二源接触区域(91)和第二漏接触区域(92),所述第二源接触区域(91)和第二漏接触区域(92)之间的沟道为水平沟道。